研究計劃2 - 架構和異構系統集成
研究計劃2專注於探索從雲端到智能物聯網平台上的高效類腦計算（Neuromorphic）的新架構以及系統集成解决方案。
研究項目2-1:
CPU-加速器異構體系的通訊接口及操作系統支持
圖 研究項目2-1: CPU與加速器之間不同的通訊接口設計
研究項目2-1專注於優化CPU和專用加速器之間的基於存儲的通訊接口。同時，考慮雲端訓練中多處理器多主機系統所需的通訊接口和操作系統/計算架構的高可擴展性和高效率支持。項目提出了針對存儲子系統的專門優化方法，以解决近內存計算（near-memory computing）和存內計算（in-memory computing）中通訊問題的挑戰。項目進一步研究創新的計算架構和操作系統支持，以便高效地實現多用戶環境下的以內存爲中心的計算。
研究項目2-2:
面向深度神經網絡特性的計算機體系優化
圖 研究項目2-2: 張量處理及深度量化的視頻識別網絡
研究項目2-2包括研究神經網絡建模和設計算法領域具有前景的新方法，實現複雜性-準確性的優化權衡和存儲空間需求縮减的壓縮神經網絡。同時，我們還將研究深度神經網絡的基本結構模塊，並通過學習如何學習（learning how to learn）來搜索全域最優的深度神經網絡結構。項目也將研發相應結構優化方法，探索和實現優化的張量階數、量化深度和最優的基本結構模塊。
研究項目2-3:
用於傳感器邊緣設備的節能 AI 加速器
圖 研究項目2-3: 搭配傳感器陣列的混合模擬/數字存內計算架構
研究項目2-3爲推理引擎設計搭配傳感器陣列的混合模擬/數字存內計算（in-memory computing）架構，包括將數據處理功能嵌入到傳感器中，以减少傳感器和計算引擎之間的數據傳輸，以及存內計算架構以减少高代價的內存訪問。本項目將爲不同類型的傳感器讀取接口以及低分辨率網絡開發相應的模擬計算架構，以减少使用昂貴的高分辨率模擬/數字轉換器和降低數字層中的計算複雜度。
研究項目2-4:
面向大型神經網絡的CMOS-ReRAM存內計算加速器架構優化
圖 研究項目RP2-4: 基於CMOS-ReRAM的存內計算加速器架構
研究項目2-4 專注於開發基於新興的非易失性存儲（non-volatile memory）技術的 AI 加速器架構。通過使用基於 ReRAM 的交叉開關矩陣作爲存內計算引擎，提出和實現可擴展和節能的架構，以實現大規模的可量化訓練的網絡。本項目將提出最高有效位優先（Most-significant-bits-first, MSBF）的計算模型和內存壓縮算法，以减少權重存儲量和增加計算稀疏度。項目的目標是將能量效率進一步提高一個數量級。